输出0

构建一个没有输入只有一个输出的电路，该输出始终为0。

现在你已经解决了上一个问题，让我们看看你是否可以在没有提示的情况下做一个简单的问题。

HDLBits使用Verilog-2001 ANSI风格的端口声明语法，因为这种语法更容易阅读，并能减少打字错误。如果你愿意，你可以使用较老的Verilog-1995语法。例如，下面的两个模块声明都是可接受的，并且等效的：

module top_module ( zero );
    output zero;
// Verilog-1995
endmodule