差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
pulse_gen [2021/09/13 11:01] gongyu [10. 相关文档] |
pulse_gen [2021/09/13 22:49] (当前版本) gongyu |
||
|---|---|---|---|
| 行 7: | 行 7: | ||
| ### 2. 设计要求 | ### 2. 设计要求 | ||
| - | - 掌握Verilog子模块的调用 | + | - 掌握[[Verilog]]子模块的调用 |
| - | - 掌握PWM和脉冲发生的原理 | + | - 掌握[[PWM]]和脉冲发生的原理 |
| - 基于[[STEP-Baseboard]]平台实现脉冲发生器的设计，周期可调，占空比可调 | - 基于[[STEP-Baseboard]]平台实现脉冲发生器的设计，周期可调，占空比可调 | ||