1.4.6优先编码器
优先编码器是一种组合逻辑电路，当给定一个输入位向量时，它会输出该向量中第一个为1的位的位置。例如，一个8位优先编码器接收到输入8'b10010000时，会输出3'd4，因为第4位（bit[4]）是首个为高的位。
构建一个4位优先编码器。对于这个问题，如果输入位中没有任何一位为高（即，输入为零），则输出也为零。请注意，一个4位数有16种可能的组合。
模块声明
// synthesis verilog_input_version verilog_2001
module top_module (
input [3:0] in,
output reg [1:0] pos );