Verilog语言1.2 向量1.2.7 向量反转11.2.7 向量反转1 给定一个8位的输入向量[7:0],要求反转其位顺序。 另请参阅:1.5.4组合逻辑循环:向量反转2 模块声明 module top_module( input [7:0] in, output [7:0] out); 做题区提交答案