1.1.5 非门
题目描述
创建一个实现或非门（NOR门）的模块。或非门实质上是一个输出取反的或门。在Verilog中编写时，NOR功能需要两个操作符。
assign语句用于给导线（或者更正式地称为“网络”）赋予一个值。这个值可以是你想要的任意复杂程度的函数，只要它是组合逻辑函数（即，无记忆性，没有隐藏状态的函数）。assign语句是一种连续赋值，因为每当其输入中的任何一个发生变化时，输出都会被“重新计算”，这种机制会永久持续下去，很像一个简单的逻辑门的工作方式。
模块声明
module top_module(
input a,
input b,
output out );