4.4 测试平台2

下面的波形图设置了clk、in和s信号的值。

模块q7具有如下声明：

module q7 (
    input clk,
    input in,
    input [2:0] s,
    output out
);

请编写一个测试平台（testbench），实例化模块q7并生成如波形图所示的确切输入信号。

模块声明

module top_module ( );

做题区