电路2.2 时序逻辑2.2.1锁存器和触发器13.D触发器和门电路13.D触发器和门电路 考虑到给定的有限状态机电路,假设在机器开始工作前,D触发器已经被初始化为零。 构建这个电路。 模块声明 module top_module ( input clk, input x, output z); 做题区提交答案