17.边沿捕获寄存器
对于32位向量中的每一位，当输入信号从一个时钟周期的1变为下一个周期的0时进行捕获。“捕获”意味着输出将保持为1，直到寄存器被复位（同步复位）。
每个输出位的行为类似于一个SR触发器：在1到0的转换发生后的下一个周期，输出位应被置位（设为1）。当复位信号为高时，在正时钟边沿，输出位应被复位（设为0）。如果上述两个事件同时发生，复位优先。在下面示例波形的最后4个周期中，'复位'事件比'置位'事件早一个周期发生，因此这里没有冲突。
在下面的示例波形中，为了清晰起见，再次单独展示了'reset'、'in[1]'和'out[1]'。
模块声明
module top_module (
input clk,
input reset,
input [31:0] in,
output [31:0] out
);