6.具有字节使能的D触发器
创建16个D型触发器。有时，仅修改一组触发器中的一部分是很实用的。字节使能输入控制着在每个时钟周期内是否应对这16个寄存器的每个字节进行写入操作。其中，byteena[1]控制着高位字节d[15:8]，而byteena[0]则控制着低位字节d[7:0]。
reset_n是一个同步 低电平复位信号，即当reset_n为0时触发复位。
所有D型触发器都应当由时钟信号clk的正边沿触发进行状态更新。
模块声明
module top_module (
input clk,
input resetn,
input [1:0] byteena,
input [15:0] d,
output [15:0] q
);