差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 上一修订版 两侧同时换到之后的修订记录 | ||
|
uart串口模块 [2020/07/24 12:02] gongyu |
uart串口模块 [2020/07/24 12:03] gongyu |
||
|---|---|---|---|
| 行 23: | 行 23: | ||
| \\ | \\ | ||
| 本设计共有四个模块，一个top模块，一个baud模块，一个接收模块和一个发送模块，大家可以根据自己的需求进行调整。 | 本设计共有四个模块，一个top模块，一个baud模块，一个接收模块和一个发送模块，大家可以根据自己的需求进行调整。 | ||
| + | |||
| ====Verilog代码==== | ====Verilog代码==== | ||
| + | |||
| ------ | ------ | ||
| <code verilog> | <code verilog> | ||
| 行 322: | 行 324: | ||
| ====小结==== | ====小结==== | ||
| + | |||
| ------ | ------ | ||
| 本节主要为大家讲解了[[UART]]通信的原理及软件设计，需要大家掌握的同时自己创建工程，通过整个设计流程，生成[[FPGA]]配置文件加载测试。 | 本节主要为大家讲解了[[UART]]通信的原理及软件设计，需要大家掌握的同时自己创建工程，通过整个设计流程，生成[[FPGA]]配置文件加载测试。 | ||
| 行 328: | 行 331: | ||
| ====相关资料==== | ====相关资料==== | ||
| + | |||
| ------ | ------ | ||
| \\ | \\ | ||