差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
stepmxo2-lab8 [2018/08/28 16:56] group001 [Verilog HDL建模描述] |
stepmxo2-lab8 [2021/10/03 01:38] (当前版本) gongyu [实验原理] |
||
---|---|---|---|
行 12: | 行 12: | ||
- | {{::4位奇偶校验器真值表.png?nolink&300|}} \\ | + | {{ ::4位奇偶校验器真值表.png?nolink&500 |}} \\ |
=====逻辑电路===== | =====逻辑电路===== | ||
- | {{::逻辑电路4位奇偶.png?nolink&300|}} | + | {{ ::逻辑电路4位奇偶.png?nolink&500 |}} |
=====Verilog HDL建模描述===== | =====Verilog HDL建模描述===== | ||
4选1多路选择器程序清单mult4.v\\ | 4选1多路选择器程序清单mult4.v\\ |