差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
stepmxo2-lab7 [2018/08/28 16:56] group001 [Verilog HDL建模描述] |
stepmxo2-lab7 [2021/10/03 01:37] (当前版本) gongyu [实验原理] |
||
---|---|---|---|
行 1: | 行 1: | ||
=====实验目的===== | =====实验目的===== | ||
- | * (1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法; | + | * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法; |
- | * (2)通过实验理解基本逻辑门电路; | + | * 通过实验理解基本逻辑门电路; |
- | * (3)学习Verilog HDL行为级描述方法描述组合逻辑电路。 | + | * 学习Verilog HDL行为级描述方法描述组合逻辑电路。 |
=====实验任务===== | =====实验任务===== | ||
设计一个4选1多路选择器。 | 设计一个4选1多路选择器。 | ||
行 11: | 行 11: | ||
- | {{::4选1多路选择器真值表.png?nolink&300|}} \\ | + | {{ ::4选1多路选择器真值表.png?nolink&500 |}} \\ |
=====逻辑电路===== | =====逻辑电路===== | ||
- | {{::逻辑电路4选1.png?nolink&300|}} | + | {{ ::逻辑电路4选1.png?nolink&800 |}} |
=====Verilog HDL建模描述===== | =====Verilog HDL建模描述===== | ||
4选1多路选择器程序清单mult4.v\\ | 4选1多路选择器程序清单mult4.v\\ |