差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
stepmxo2-lab21 [2018/08/29 09:29] group001 [Verilog HDL建模描述] |
stepmxo2-lab21 [2018/08/29 09:44] (当前版本) group001 [实验原理] |
||
|---|---|---|---|
| 行 13: | 行 13: | ||
| {{::抢答器实验原理.png?nolink&1200|}}\\ | {{::抢答器实验原理.png?nolink&1200|}}\\ | ||
| 抢答判断模块（judge）：根据开关的输入判断抢答的选手信号，通过输出的LED显示抢答选手；内部定义block标志信号用来锁定抢答完成；判断抢答之后答题超过30秒产生报警信号。\\ | 抢答判断模块（judge）：根据开关的输入判断抢答的选手信号，通过输出的LED显示抢答选手；内部定义block标志信号用来锁定抢答完成；判断抢答之后答题超过30秒产生报警信号。\\ | ||
| - | 分数模块（score）：复位信号单独复位所有选手分数；加减按键消抖后用来增加减少分数。 | + | 分数模块（score）：复位信号单独复位所有选手分数；加减按键消抖后用来增加减少分数。\\ |
| 显示模块（dseg）：当前抢答的选手分数显示在数码管上。\\ | 显示模块（dseg）：当前抢答的选手分数显示在数码管上。\\ | ||
| 分频模块（divide）：分频产生计时时钟信号。 | 分频模块（divide）：分频产生计时时钟信号。 | ||