差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

后一修订版 		前一修订版
上一修订版 两侧同时换到之后的修订记录
stepmxo2-lab21 [2018/08/29 09:26]
group001 创建 		stepmxo2-lab21 [2018/08/29 09:29]
group001 [Verilog HDL建模描述]
行 7: 行 7:
   - 一共4组选手，用开关k1,​k2,​k3,​k4表示   - 一共4组选手，用开关k1,​k2,​k3,​k4表示
   - 主持人复位开始抢答，获得抢答的选手显示对应led，答题时间超过30秒报警   - 主持人复位开始抢答，获得抢答的选手显示对应led，答题时间超过30秒报警
-  - 每位选手初始分数5分（RESET复位），主持人控制加分减分按键，每次增加 +  - 每位选手初始分数5分（RESET复位），主持人控制加分减分按键，每次增加或减少1分（最多9分），答题选手分数显示在数码管
-或减少1分（最多9分），答题选手分数显示在数码管+
 =====实验原理===== =====实验原理=====
 根据抢答器的功能，采用模块化设计，如下\\ ​ 根据抢答器的功能，采用模块化设计，如下\\ ​
行 69: 行 68:
   </​code>​   </​code>​
  
-顶层文件一共调用了4个模块judge.v、score.v、dseg.v、divide.v。所有的子模块源码请参考实验二十一的工程文件  ​+顶层文件一共调用了4个模块judge.v、score.v、dseg.v、divide.v。所有的子模块源码请参考前例实验的工程文件  ​
 =====实验步骤===== =====实验步骤=====
   - 打开Lattice Diamond，建立工程。   - 打开Lattice Diamond，建立工程。