差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 | |||
stepmxo2-lab10 [2018/08/28 16:57] group001 [Verilog HDL建模描述] |
stepmxo2-lab10 [2021/10/03 01:39] (当前版本) gongyu |
||
---|---|---|---|
行 1: | 行 1: | ||
=====实验目的===== | =====实验目的===== | ||
- | * (1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法; | + | * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法; |
- | * (2)通过实验理解和掌握数码管驱动; | + | * 通过实验理解和掌握数码管驱动; |
- | * (3)学习用Verilog HDL描述数码管驱动电路。 | + | * 学习用Verilog HDL描述数码管驱动电路。 |
=====实验任务===== | =====实验任务===== | ||
在数码管上显示数字。 | 在数码管上显示数字。 |