差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- one_led_on [2021/10/02 11:26]
gongyu
+++ one_led_on [2021/10/02 11:57] (当前版本)
gongyu [3. 代码]
@@ 行 4: / 行 4: @@
 ### 1. 知识点
   * LED的工作原理
+  * Web IDE的使用
   * FPGA管脚的配置和使用
   * FPGA的设计流程 - 从创建项目到下载代码
-  * Web IDE的使用
   * Verilog的基本语法结构
 ### 2. 原理图
+{{drawio>fpga_one_led.png}}
+从这个图中可以看出，如果连接该LED的FPGA的IO管脚是高电平（在Verilog代码中设置为1‘b1），LED两端都是高电平，无电流通过LED，将连接该LED的FPGA的IO管脚电平拉低（在Verilog代码中设置为1‘b0），LED两端的压差让电流流过，流过的电流取决于限流电阻的大小：
+I =（3.3V - Vfd）/ R
+其中Vfd为LED的前向电压，可见要点亮LED，供电电压必须超过Vfd才行，多数LED的Vfd在1.7V-1.8V左右，用1.2V的电压来直接驱动LED是不可能的。
+电流的大小会影响LED的亮度，对于同一颗LED，限流电阻变大，会让LED的亮度变暗，限流电阻变小，LED的亮度会变大，在本核心板上，LED的限流电阻都为1kΩ。
+LED的亮度也取决于其工艺和材料，这个需要查阅生产厂商提供的数据。
+总之，要让LED亮，就要把对应的IO管脚设置为低电平。
-### 3. 代码
+### 3. Verilog代码
-根据Web IDE的使用流程介绍，我们先创建一个叫one_led_onoff的工程，并在该工程里面创建一个叫one_led_on.v的代码（代码名字跟工程的名字不需要一致）：
+根据[[https://www.stepfpga.com/doc/online_ide|Web IDE的使用流程介绍]]，我们先创建一个工程，并在该工程里面创建一个.v的代码（.v表示verilog的代码，代码名字跟工程的名字不需要一致）：
 <code verilog>