差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
fpga_project_advanced [2022/06/23 01:28] gongyu |
fpga_project_advanced [2022/06/23 01:31] gongyu |
||
|---|---|---|---|
| 行 16: | 行 16: | ||
| * 串行ADC的使用以及关键参数 | * 串行ADC的使用以及关键参数 | ||
| * 波形数据的处理及显示 | * 波形数据的处理及显示 | ||
| - | * [[https://www.eetree.cn/wiki/dds_verilog|用DDS制作的任意波形产生]] | + | * 通过高速DAC生成任意波形 |
| - | * [[https://www.eetree.cn/wiki/uart_verilog|UART_RS232相关的项目]] | + | * R-2R构成高速DAC的原理及使用特点 |
| + | * [[https://www.eetree.cn/wiki/dds_verilog|用DDS制作的任意波形产生]] | ||
| + | * FPGA内部IP核的调用 - PLL、NCO | ||
| + | * 通过UART同上位机通信 | ||
| + | * [[UART]]总线的特点及实现逻辑 | ||
| + | * [[https://www.eetree.cn/wiki/uart_verilog|UART_RS232相关的项目]] | ||