差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
contest_board_dds [2022/06/25 17:57] gongyu [2. DDS核心模块] |
contest_board_dds [2022/06/25 17:59] (当前版本) gongyu |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| ## 在电赛训练板上实现DDS的功能 | ## 在电赛训练板上实现DDS的功能 | ||
| 关于用FPGA实现DDS的过程可以参考文档：[[https://www.eetree.cn/wiki/dds_verilog|DDS生成任意波形的方法及Verilog代码实例]] | 关于用FPGA实现DDS的过程可以参考文档：[[https://www.eetree.cn/wiki/dds_verilog|DDS生成任意波形的方法及Verilog代码实例]] | ||
| + | {{ :contest_training_board1.png |}}<WRAP centeralign>基于小脚丫FPGA核心板的电赛训练板 </WRAP> | ||
| ### 1. 顶层模块 | ### 1. 顶层模块 | ||
| 行 576: | 行 576: | ||
| </code> | </code> | ||
| - | ### OLED显示模块 | + | ### 5. OLED显示模块 |
| 这是通过SPI总线方式来驱动128*64分辨率的OLED显示屏显示相应信息的逻辑代码 | 这是通过SPI总线方式来驱动128*64分辨率的OLED显示屏显示相应信息的逻辑代码 | ||