差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
and_gate:fpga_start [2021/09/12 09:13] gongyu |
and_gate:fpga_start [2021/09/12 09:14] (当前版本) gongyu |
||
|---|---|---|---|
| 行 3: | 行 3: | ||
| 顾名思义，一个与门如果其所有的输入端都为高电平的时候，其输出为高电平。图1 为2输入与门的符号，表1 为与门的真值表。 | 顾名思义，一个与门如果其所有的输入端都为高电平的时候，其输出为高电平。图1 为2输入与门的符号，表1 为与门的真值表。 | ||
| - | {{ andgatesymbol.png }}<WRAP centeralign>图1 一个与门</WRAP> | + | {{ :and_gate:andgatesymbol.png }}<WRAP centeralign>图1 一个与门</WRAP> |
| - | {{ andgatetruetable.png }}<WRAP centeralign>表1 一个与门的真值表</WRAP> | + | {{ :and_gate:andgatetruetable.png }}<WRAP centeralign>表1 一个与门的真值表</WRAP> |
| - [[https://www.electronicshub.org/digital-logic-and-gate/|逻辑与门]] | - [[https://www.electronicshub.org/digital-logic-and-gate/|逻辑与门]] | ||
| - | |||