显示页面 讨论 修订记录 反向链接 本页面只读。您可以查看源文件,但不能更改它。如果您觉得这是系统错误,请联系管理员。 ## 与门(AND Gate) 顾名思义,一个与门如果其所有的输入端都为高电平的时候,其输出为高电平。图1 为2输入与门的符号,表1 为与门的真值表。 {{ :and_gate:andgatesymbol.png }}<WRAP centeralign>图1 一个与门</WRAP> {{ :and_gate:andgatetruetable.png }}<WRAP centeralign>表1 一个与门的真值表</WRAP> - [[https://www.electronicshub.org/digital-logic-and-gate/|逻辑与门]]