差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
5._时钟分频 [2021/10/03 01:21] gongyu |
5._时钟分频 [2022/07/20 10:26] (当前版本) zhijun [2. Verilog代码] |
||
|---|---|---|---|
| 行 104: | 行 104: | ||
| \\ | \\ | ||
| - | 测试文件，进行功能仿真时需要编写testbench测试文件。verilog里的testbench文件和源文件一样也是.v文件，仿真能让我们更直观的观察信号波形，可以先阅读[[lattice_diamond的使用|Diamond的使用]]了解如何使用Diamond中集成的仿真工具。 | + | 测试文件，进行功能仿真时需要编写testbench测试文件。verilog里的testbench文件和源文件一样也是.v文件，仿真能让我们更直观的观察信号波形，可以先阅读[[lattice_fpga|Diamond的使用]]了解如何使用Diamond中集成的仿真工具。 |
| <code verilog> | <code verilog> | ||