差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 | 后一修订版 两侧同时换到之后的修订记录 | ||
5._时钟分频 [2017/03/07 16:51] zhijun [小结] |
5._时钟分频 [2017/03/07 21:23] zhijun [Verilog代码] |
||
---|---|---|---|
行 67: | 行 67: | ||
if(!rst_n) | if(!rst_n) | ||
clk_p<=0; | clk_p<=0; | ||
- | else if (cnt_p<(N>>1)) //N>>1表示左移一位,相当于除以2去掉余数 | + | else if (cnt_p<(N>>1)) //N>>1表示右移一位,相当于除以2去掉余数 |
clk_p<=0; | clk_p<=0; | ||
else | else |