差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

3._3-8译码器 [2017/03/03 00:21]
zhijun 创建
3._3-8译码器 [2017/03/03 00:32] (当前版本)
zhijun [硬件说明]
行 4: 行 4:
 \\ \\
 ====硬件说明==== ====硬件说明====
 +------
 组合逻辑电路是数字电路的重要部分,电路的输出只与输入的当前状态相关的逻辑电路,常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下: 组合逻辑电路是数字电路的重要部分,电路的输出只与输入的当前状态相关的逻辑电路,常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下:
 {{ ::​38decode.jpg?​600 |}} {{ ::​38decode.jpg?​600 |}}