差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
2_to_4_decoder [2021/10/09 11:27] gongyu [1. 知识点] |
2_to_4_decoder [2021/10/09 18:54] (当前版本) gongyu [2. 用CircuitJS仿真] |
||
---|---|---|---|
行 15: | 行 15: | ||
### 2. 用CircuitJS仿真 | ### 2. 用CircuitJS仿真 | ||
+ | {{ :24decoder.mp4 |}}<WRAP centeralign> 2:4译码器在CircuitJS中的仿真效果 </WRAP> | ||
+ | |||
### 3. 原理图 | ### 3. 原理图 | ||
行 20: | 行 22: | ||
### 4. Verilog代码 | ### 4. Verilog代码 | ||
+ | <code python> | ||
+ | // ******************************************************************** | ||
+ | // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< | ||
+ | // ******************************************************************** | ||
+ | // File name : decode24.v | ||
+ | // Module name : decode24 | ||
+ | // Author : STEP | ||
+ | // Description : 2-4decode control LED | ||
+ | // Web : www.stepfpga.com | ||
+ | // | ||
+ | // -------------------------------------------------------------------- | ||
+ | // Code Revision History : | ||
+ | // -------------------------------------------------------------------- | ||
+ | // Version: |Mod. Date: |Changes Made: | ||
+ | // V1.0 |2021/10/08 |Initial ver | ||
+ | // -------------------------------------------------------------------- | ||
+ | // Module Function:利用2路开关的状态作为输入,通过2-4译码实现控制LED灯的显示。 | ||
- | 2-4译码器程序清单decode24.v\\ | ||
- | <code verilog> | ||
module decode24 | module decode24 | ||
( | ( | ||
- | input wire [1:0] a, //定义两位输入 | + | input wire [1:0] a, //定义两位输入 |
output reg [3:0] led //定义输出的4位译码结果对应的led | output reg [3:0] led //定义输出的4位译码结果对应的led | ||
); | ); | ||
- | //always块语句,a值变化时执行一次过程块 | + | |
- | always@(a) | + | always@(a) //always块语句,a值变化时执行一次过程块 |
begin | begin | ||
case(a) | case(a) | ||
- | 2'b00: led = 4'b0001; //2-4译码结果 | + | 2'b00: led = 4'b1110; //2-4译码结果 |
- | 2'b01: led = 4'b0010; | + | 2'b01: led = 4'b1101; |
- | 2'b10: led = 4'b0100; | + | 2'b10: led = 4'b1011; |
- | 2'b11: led = 4'b1000; | + | 2'b11: led = 4'b0111; |
endcase | endcase | ||
end | end | ||
endmodule | endmodule | ||
- | </code> | + | </code> |
+ | |||
+ | {{ :decode24_verilog.png |}} <WRAP centeralign> 2:4译码器在Web IDE中的代码界面 </WRAP> | ||
+ | |||
### 5. 管脚分配 | ### 5. 管脚分配 | ||
+ | {{ :decode24_pinout.png |}} <WRAP centeralign>2:4译码器在WebIDE中的管脚分配 </WRAP> | ||
+ | |||
### 6. 功能验证 | ### 6. 功能验证 |