差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 后一修订版 两侧同时换到之后的修订记录 | ||
|
数码管模块 [2017/06/01 10:38] anran [Verilog代码] |
数码管模块 [2017/06/01 10:56] anran [Verilog代码] |
||
|---|---|---|---|
| 行 159: | 行 159: | ||
| state <= WRITE; //在配置完发给74HC595的数据同时跳转至WRITE状态，完成串行时序 | state <= WRITE; //在配置完发给74HC595的数据同时跳转至WRITE状态，完成串行时序 | ||
| data_reg <= {seg[seg_data_1]|(seg_dot_en[0]?8'h80:8'h00),seg_data_en[0]?8'hfe:8'hff}; | data_reg <= {seg[seg_data_1]|(seg_dot_en[0]?8'h80:8'h00),seg_data_en[0]?8'hfe:8'hff}; | ||
| - | //data_reg[15:8]为段选，data_reg[7:0]为段选 | + | //data_reg[15:8]为段选，data_reg[7:0]为位选 |
| //seg[seg_data_1] 是根据端口的输入获取相应字库数据 | //seg[seg_data_1] 是根据端口的输入获取相应字库数据 | ||
| //seg_dot_en[0]?8'h80:8'h00 是根据小数点显示使能信号 控制SEG1数码管的小数点DP段的电平 | //seg_dot_en[0]?8'h80:8'h00 是根据小数点显示使能信号 控制SEG1数码管的小数点DP段的电平 | ||
| 行 249: | 行 249: | ||
| \\ | \\ | ||
| \\ | \\ | ||
| - | ====引脚分配==== | + | |
| - | ------- | + | |
| - | 综合(synthesize)完成之后一定要配置FPGA的引脚到相应的外设，这样下载FPGA程序后才能达到我们想要的效果。 | + | |
| - | \\ | + | |
| - | 我们使用PCLK充当程序中的clk_in，使用按键KEY1充当rst_n_in，col和row的引脚按照高低顺序分频，key_out可以分配给LED灯、三色灯、PMOD等FPGA控制输出的引脚上，通过观察或示波器测量检验设计 | + | |
| - | \\ | + | |
| - | {{ :step_baseboard_v2.2_引脚分配.jpg?1200 |}} | + | |
| - | \\ | + | |
| ====小结==== | ====小结==== | ||
| ------ | ------ | ||
| - | 本节主要为大家讲解了矩阵按键的工作原理及软件设计，需要大家掌握的同时自己创建工程，通过整个设计流程，生成FPGA配置文件加载测试。 | + | 本节主要为大家讲解了数码管显示的相关原理及软件设计，需要大家掌握的同时自己创建工程，通过整个设计流程，生成FPGA配置文件加载测试。 |
| \\ | \\ | ||
| 如果你对Diamond软件的使用不了解，请参考这里：[[lattice_diamond的使用|Diamond的使用]]。 | 如果你对Diamond软件的使用不了解，请参考这里：[[lattice_diamond的使用|Diamond的使用]]。 | ||
| 行 265: | 行 258: | ||
| ====相关资料==== | ====相关资料==== | ||
| ------ | ------ | ||
| - | 后期会有链接到云盘 | + | \\ |
| + | 使用[[STEP-MXO2第二代]]的数码管扫描程序: 后续会有下载连接 待更新 | ||
| + | \\ | ||
| + | 使用[[STEP-MAX10]]的数码管扫描程序: 后续会有下载连接 待更新 | ||
| + | \\ | ||