跳到主要内容

实验

实验简介

本教程以实验为主,结合相应的实验案例,以详细的讲解和实验步骤让大家尽快熟悉FPGA开发的基本流程、Lattice Diamond软件平台的使用方法以及本节实验相关模块的工作原理。

  • 熟悉和掌握FPGA开发的基本流程
  • 掌握Lattice Diamond软件平台的基本使用方法
  • 了解累加器的意义及原理方法
  • 掌握使用Verilog HDL语言基于FPGA实现累加器的原理及实现方法

背景知识

累加器,是专门存放算术或逻辑运算的一个操作数和运算结果的寄存器,能进行加、减、读出、移位、循环移位和求补等操作。它比普通加法器多一个寄存器用来存取前面加过的数据,寄存器通过时钟来驱动,且此寄存器具有移位的功能。

实验环境

  • 硬件环境:STEP FPGA 实验平台
  • 软件环境:Lattice Diamond开发环境