6.1.4 实验步骤

1.打开Ridiant，建立工程。

2.新建Verilog HDL设计文件，并键入设计代码，包括添加需要调用的模块文件。

3.构建并输出编程文件，烧写至FPGA的Flash之中。