差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- altera_3ymq [2017/05/31 13:30]
group002
+++ altera_3ymq [2021/10/03 01:06] (当前版本)
gongyu
@@ 行 1: / 行 1: @@
-=====3-8译码器=====
+## 3-8译码器
 在这个实验里我们将学习如何用Verilog来实现组合逻辑。
 \\
-====硬件说明====
-------
+### 硬件说明
 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下：
 {{ ::38decode.jpg?600 |}}
@@ 行 10: / 行 11: @@
 从前面的实验可以知道，当FPGA输出信号到LED为高电平时LED熄灭，反之LED变亮。同时我们可以以开关的信号模拟3-8译码器的输入，这样控制开关我们就能控制特定的LED变亮。
 \\
-====Verilog代码====
+### Verilog代码
-------
 <code verilog>
@@ 行 60: / 行 60: @@
 \\
 \\
-====引脚分配====
--------
+### 引脚分配
 综合(synthesize)完成之后一定要配置FPGA的引脚到相应的外设。
 \\
 \\
 ^ 信号名称      ^ 分配管脚      ^  信号名称       ^ 分配管脚 ^
-|  **LED1**     |  N15           |  **SW1**    |  J12    |
+|  **LED[0]**     |  N15           |  **SW[0]**    |  J12    |
-|  **LED2**     |  N14           |  **SW2**    |  H11    |
+|  **LED[1]**     |  N14           |  **SW[1]**    |  H11    |
-|  **LED3**     |  M14           |  **SW3**    |  H12    |
+|  **LED[2]**     |  M14           |  **SW[2]**    |  H12    |
-|  **LED4**     |  M12           |  **SW4**    |  H13    |
+|  **LED[3]**     |  M12           |  **SW[3]**    |  H13    |
-|  **LED5**     |  L15
+|  **LED[4]**     |  L15           |
-|  **LED6**     |  K12
+|  **LED[5]**     |  K12           |
-|  **LED7**     |  L11
+|  **LED[6]**     |  L11           |
-|  **LED8**     |  K11
+|  **LED[7]**     |  K11           |
 \\
 \\
 下载完程序后就可以实现3个开关控制不同LED灯的显示，3-8译码器完成。
-====小结====
+### 小结
-------
-实现了一个简单的组合逻辑3-8译码器，在下一个[[4. 数码管显示|数码管显示]]实验我们将学习如何通过译码实现控制数码管的显示。
+实现了一个简单的组合逻辑3-8译码器，在下一个[[Altera_4seg|数码管显示]]实验我们将学习如何通过译码实现控制数码管的显示。