## 或门 - OR Gate
或门的任何一个输入端为高电平，其输出端都会变为高。图1.4为一个双输入或门的符号，表1.3为其真值表。
{{ orgatesymbol.png }}<WRAP centeralign>图1.4 一个或门</WRAP>
{{ orgatetruetable.png }}<WRAP centeralign>表1.3 一个或门的真值表</WRAP>

  - [[https://www.electronicshub.org/digital-logic-or-gate/|逻辑或门]]