## 电赛综合训练板相关项目、参考代码
{{ :contest_training_board1.png |}}<WRAP centeralign>基于小脚丫FPGA核心板的电赛训练板 </WRAP>
### 硬件平台介绍
关于该平台的详细介绍以及项目汇总参见：[[https://www.eetree.cn/project/detail/251|基于小脚丫FPGA的电赛训练平台]]
{{ :contest_training_board.png?750 |}}

{{ :fpga_contest_training_block.png |}}<WRAP centeralign>电赛综合训练板功能</WRAP>

### 在这个平台上能够实现的项目以及参考例程：
  * 综合性项目 - 用旋转编码器控制DDS信号发生器产生不同的波形、不同的频率：[[contest_board_dds|在电赛训练板上实现DDS的功能]]，包含了以下的主要功能：
    * 用OLED显示信息，并掌握SPI总线以及显示屏的驱动原理: [[oled12864_verilog|128*64分辨率 OLED显示代码]]
    * 控制信息的按键输入以及按键消抖的软件/FPGA逻辑处理：
      * 针对Lattice XO2 FPGA：[[mxo2_deboune|使用Lattice XO2 FPGA做按键消抖]]
      * 针对Intel MAX10 FPGA：[[max10_debounce|使用MAX10 FPGA做按键消抖]]
    * [[rotaryencoder_verilog|旋转编码器]]的输入以及译码 - MCU软件实现/FPGA逻辑实现
    * 高速DAC以及DDS信号发生器的构成及参数控制: [[https://www.eetree.cn/wiki/dds_verilog|DDS生成任意波形的方法及Verilog代码实例]]
  * ADC高速数据采集以及缓存处理：[[scope_verilog|用FPGA设计的示波器参考]]
  * ADC低速数据采集以及数据处理、MCU的响应
  * [[https://www.eetree.cn/project/detail/255|Sigma Delta ADC的实现]]（通过高速比较器）以及数字滤波器的使用
  * [[https://www.eetree.cn/wiki/digital_filter|数字滤波器]] - 通过FPGA内部逻辑/乘法器实现，以及通过MCU的程序实现
  * [[https://www.eetree.cn/project/detail/952|频率计/计数器设计]] - FPGA逻辑实现，以及MCU的定时器/代码实现方法
  * 通过PWM构成DAC实现DDS - 任意波形产生: [[https://www.eetree.cn/wiki/pwm_verilog|PWM的应用及相应的Verilog代码]]
  * UART的数据传输: [[https://www.eetree.cn/wiki/uart_verilog|异步收发器UART的Verilog代码]]