## 组合逻辑中的加法器、减法器
加减法器是构成处理器的重要部分，本节主要整理了与加减法相关的一些案例，主要有半加器、全加器、并行加法器（使用多级全加器）、半减器、全减器以及并行加/减组合电路。
在数字计算机中，加减法是2个最基本的算术操作，如果这两种操作能够正确实现，乘法和除法任务也就变得非常简单，乘法可以看作是加法的重复，除法可以看成是减法的重复。

### 1. 原理


### 2. 案例
   * [[1bithalfadd|1位半加器电路]]
   * [[1bitfulladd|1位全加器]]
   * [[nbit_adder|N位加法器]]
   * [[ripple_carry_adder|Ripple Carry Adder]]
   * [[4bits_adder_seg|用数码管输出结果的4位加法器]]
   * 半减器
   * 全减器
   * 加法-减法器

### 3. 参考文档
  * [[https://www.electronicshub.org/binary-adder-and-subtractor/|二进制加减法]]
  * [[https://www.electronicshub.org/carry-look-ahead-adder/|超前进位加法]]