差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 后一修订版 | 前一修订版 上一修订版 两侧同时换到之后的修订记录 | ||
|
3._3-8译码器 [2017/03/03 00:21] zhijun 创建 |
3._3-8译码器 [2021/10/03 01:03] gongyu |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | =====3-8译码器===== | + | ## 3-8译码器 |
| 在这个实验里我们将学习如何用Verilog来实现组合逻辑。 | 在这个实验里我们将学习如何用Verilog来实现组合逻辑。 | ||
| \\ | \\ | ||
| - | ====硬件说明==== | + | ### 硬件说明 |
| + | ------ | ||
| 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下： | 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下： | ||
| {{ ::38decode.jpg?600 |}} | {{ ::38decode.jpg?600 |}} | ||
| 行 10: | 行 11: | ||
| 从前面的实验可以知道，当FPGA输出信号到LED为高电平时LED熄灭，反之LED变亮。同时我们可以以开关的信号模拟3-8译码器的输入，这样控制开关我们就能控制特定的LED变亮。 | 从前面的实验可以知道，当FPGA输出信号到LED为高电平时LED熄灭，反之LED变亮。同时我们可以以开关的信号模拟3-8译码器的输入，这样控制开关我们就能控制特定的LED变亮。 | ||
| \\ | \\ | ||
| - | ====Verilog代码==== | + | |
| + | ### Verilog代码 | ||
| ------ | ------ | ||
| <code verilog> | <code verilog> | ||