差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

运算符 [2018/08/17 17:16]
group001 创建
运算符 [2018/08/20 16:06]
group001
行 4: 行 4:
   -%是取模运算,只可用于整数运算,而其他操作符既可用于整数运算,也可用于实数运算。   -%是取模运算,只可用于整数运算,而其他操作符既可用于整数运算,也可用于实数运算。
 \\ \\
 +---------------
 == 关系运算符 == == 关系运算符 ==
-关系运算符主要是用来做一些条件判断用的,在进行关系运算符时,如果声明的关系是假的,则返回值是 0,如果声明的关系是真的,则返回值是 1;所有的关系运算符有着相同的优先级别,关系运算符的优先级别低于算术运算符的优先级别。如下。{{ :​关系运算符.png?​400 |}}+关系运算符主要是用来做一些条件判断用的,在进行关系运算符时,如果声明的关系是假的,则返回值是 0,如果声明的关系是真的,则返回值是 1;\\  
 +所有的关系运算符有着相同的优先级别,关系运算符的优先级别低于算术运算符的优先级别。如下。{{ :​关系运算符.png?​400 |}}
 \\ \\
 +---------------
 == 逻辑运算符 == == 逻辑运算符 ==
 逻辑运算符是连接多个关系表达式用的,可实现更加复杂的判断,一般不单独使用,都需要配合具体语句来实现完整的意思,如下。{{ ::​逻辑运算符.png?​400 |}} 逻辑运算符是连接多个关系表达式用的,可实现更加复杂的判断,一般不单独使用,都需要配合具体语句来实现完整的意思,如下。{{ ::​逻辑运算符.png?​400 |}}
 \\ \\
 +---------------
 == 条件运算符 == == 条件运算符 ==
 Verilog 语言为了让连续赋值的功能更加完善,于是又从 C 语言中引入了条件操作符来构建从两个输入中选择一个作为输出的条件选择结构,功能等同于 always 中的 if-else 语句,如下。{{ ::​条件运算符.png?​400 |}} Verilog 语言为了让连续赋值的功能更加完善,于是又从 C 语言中引入了条件操作符来构建从两个输入中选择一个作为输出的条件选择结构,功能等同于 always 中的 if-else 语句,如下。{{ ::​条件运算符.png?​400 |}}
 \\ \\
 +----------------
 == 位运算符 == == 位运算符 ==
-位运算符是一类最基本的运算符,可以认为它们直接对应数字逻辑中的与、或、非门等逻辑门。位运算符的与、或、非与逻辑运算符逻辑与、逻辑或、逻辑非,虽然它们处理的数据类型不一样,但是从硬件实现角度上来说,它们没有区别的,如下。{{ ::​位运算符.png?​400 |}}+位运算符是一类最基本的运算符,可以认为它们直接对应数字逻辑中的与、或、非门等逻辑门。\\  
 +位运算符的与、或、非与逻辑运算符逻辑与、逻辑或、逻辑非,虽然它们处理的数据类型不一样,但是从硬件实现角度上来说,它们没有区别的,如下。{{ ::​位运算符.png?​400 |}}
 \\ \\
 +----------------
 == 移动位运算符 == == 移动位运算符 ==
 在 Verilog 中有两种移位运算符:左移位运算符和右移位运算符,这两种移位运算符都用 0来填补移出的空位。如下。{{ ::​移位运算符.png?​400 |}} 在 Verilog 中有两种移位运算符:左移位运算符和右移位运算符,这两种移位运算符都用 0来填补移出的空位。如下。{{ ::​移位运算符.png?​400 |}}
 \\ \\
 +----------------
 == 拼接位运算符 == == 拼接位运算符 ==
 在 Verilog 中有一个特殊的运算符,就是我们的位拼接运算符。用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。如下。{{ ::​拼接运算符.png?​400 |}} 在 Verilog 中有一个特殊的运算符,就是我们的位拼接运算符。用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。如下。{{ ::​拼接运算符.png?​400 |}}
 \\ \\
 +----------------
 == 运算符的优先级 == == 运算符的优先级 ==
 运算符一多,必然涉及到优先级的问题,为了便于大家查看这些运算符的优先级,我们将它们制作成了表格,如下。{{ ::​运算符优先级.png?​400 |}} 运算符一多,必然涉及到优先级的问题,为了便于大家查看这些运算符的优先级,我们将它们制作成了表格,如下。{{ ::​运算符优先级.png?​400 |}}
 \\ \\