差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
数码管模块 [2017/06/01 10:54] anran [小结] |
数码管模块 [2022/07/20 10:27] (当前版本) zhijun [小结] |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ======STEP FPGA驱动基于74HC595的数码管模块====== | + | ## STEP FPGA驱动基于74HC595的数码管模块 |
| 本节将和大家一起使用FPGA驱动底板上的6位数码管实现动态显示。 | 本节将和大家一起使用FPGA驱动底板上的6位数码管实现动态显示。 | ||
| - | ====硬件说明==== | + | ### 硬件说明 |
| - | ------- | + | |
| 在前面之前的入门教程中[[4. 数码管显示| 数码管独立显示 ]]章节已为大家介绍了数码管独立显示的相关内容，关于独立显示这里就不在赘述。我们的底板上有6位数码管，根据驱动方法不同，有以下比较： | 在前面之前的入门教程中[[4. 数码管显示| 数码管独立显示 ]]章节已为大家介绍了数码管独立显示的相关内容，关于独立显示这里就不在赘述。我们的底板上有6位数码管，根据驱动方法不同，有以下比较： | ||
| \\ | \\ | ||
| 行 37: | 行 37: | ||
| \\ | \\ | ||
| - | ====Verilog代码==== | + | ### Verilog代码 |
| - | ------ | + | |
| <code verilog> | <code verilog> | ||
| 行 159: | 行 159: | ||
| state <= WRITE; //在配置完发给74HC595的数据同时跳转至WRITE状态，完成串行时序 | state <= WRITE; //在配置完发给74HC595的数据同时跳转至WRITE状态，完成串行时序 | ||
| data_reg <= {seg[seg_data_1]|(seg_dot_en[0]?8'h80:8'h00),seg_data_en[0]?8'hfe:8'hff}; | data_reg <= {seg[seg_data_1]|(seg_dot_en[0]?8'h80:8'h00),seg_data_en[0]?8'hfe:8'hff}; | ||
| - | //data_reg[15:8]为段选，data_reg[7:0]为段选 | + | //data_reg[15:8]为段选，data_reg[7:0]为位选 |
| //seg[seg_data_1] 是根据端口的输入获取相应字库数据 | //seg[seg_data_1] 是根据端口的输入获取相应字库数据 | ||
| //seg_dot_en[0]?8'h80:8'h00 是根据小数点显示使能信号 控制SEG1数码管的小数点DP段的电平 | //seg_dot_en[0]?8'h80:8'h00 是根据小数点显示使能信号 控制SEG1数码管的小数点DP段的电平 | ||
| 行 250: | 行 250: | ||
| \\ | \\ | ||
| - | ====小结==== | + | |
| - | ------ | + | ### 小结 |
| 本节主要为大家讲解了数码管显示的相关原理及软件设计，需要大家掌握的同时自己创建工程，通过整个设计流程，生成FPGA配置文件加载测试。 | 本节主要为大家讲解了数码管显示的相关原理及软件设计，需要大家掌握的同时自己创建工程，通过整个设计流程，生成FPGA配置文件加载测试。 | ||
| \\ | \\ | ||
| - | 如果你对Diamond软件的使用不了解，请参考这里：[[lattice_diamond的使用|Diamond的使用]]。 | + | 如果你对Diamond软件的使用不了解，请参考这里：[[lattice_fpga|Diamond的使用]]。 |
| - | ====相关资料==== | + | ### 相关资料 |
| - | ------ | + | |
| - | 后期会有链接到云盘 | + | |
| + | \\ | ||
| + | 使用[[STEP-MXO2第二代]]的数码管扫描程序: 后续会有下载连接 待更新 | ||
| + | \\ | ||
| + | 使用[[STEP-MAX10]]的数码管扫描程序: 后续会有下载连接 待更新 | ||
| + | \\ | ||