差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

后一修订版 		前一修订版
拼接位运算符 [2018/09/11 09:11]
group001 创建 		拼接位运算符 [2018/09/11 13:28]
group001
行 2: 行 2:
 在 Verilog 中有一个特殊的运算符，就是我们的位拼接运算符。用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。如下。{{ ::​拼接运算符.png?​400 |}} 在 Verilog 中有一个特殊的运算符，就是我们的位拼接运算符。用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。如下。{{ ::​拼接运算符.png?​400 |}}
 \\ \\
 +  例子：连接操作。
 +  {a, b[3:0], w, 3'​b101}
 +  等价于
 +  {a, b[3], b[2], b[1], b[0], w, 1'b1, 1'b0, 1'b1}
 +
 +
 +  例子：复制操作。
 +  {4{w}} ​         // This yields the same value as {w, w, w, w}。
 +  {b, {3{a, b}}}  // This yields the same value as {b, a, b, a, b, a, b}。