差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
实验1-3_卡诺图变换 [2017/02/24 16:54] zhijun [4.Verilog HDL建模描述] |
实验1-3_卡诺图变换 [2017/02/24 16:54] zhijun |
||
---|---|---|---|
行 41: | 行 41: | ||
assign led=~z; | assign led=~z; | ||
- | | ||
本实验代码编写比较简单,只需一个f的组合逻辑即可,重点在卡诺图简化: | 本实验代码编写比较简单,只需一个f的组合逻辑即可,重点在卡诺图简化: | ||
assign f=b&c&d|a&c&d|a&b&d|a&b&c; | assign f=b&c&d|a&c&d|a&b&d|a&b&c; | ||
- | | ||
由上述逻辑表达式构成的原理图,如下图所示: | 由上述逻辑表达式构成的原理图,如下图所示: | ||
{{ ::卡诺图原理图.png |}} | {{ ::卡诺图原理图.png |}} |