差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | 上一修订版 两侧同时换到之后的修订记录 | ||
|
任意波形产生 [2016/05/26 22:08] gongyu |
任意波形产生 [2016/05/26 22:10] gongyu |
||
|---|---|---|---|
| 行 11: | 行 11: | ||
| ====项目要求==== | ====项目要求==== | ||
| {{ :stepfpga_dds.png |}} | {{ :stepfpga_dds.png |}} | ||
| + | <WRAP centeralign> **图1. 小脚丫FPGA同串行DAC构成的任意信号发生器** </WRAP> | ||
| + | |||
| 本项目采用[[http://www.analog.com|Analog Devices]]公司的8位串行DAC芯片[[http://www.analog.com/cn/search.html?q=ad5601|AD5601]]，小脚丫FPGA模块通过SPI总线与AD5601连接，AD5601输出模拟信号，通过一个RC低通滤波器进行抗混叠滤波，得到最高频率为200KHz以内的信号。具体要求如下： | 本项目采用[[http://www.analog.com|Analog Devices]]公司的8位串行DAC芯片[[http://www.analog.com/cn/search.html?q=ad5601|AD5601]]，小脚丫FPGA模块通过SPI总线与AD5601连接，AD5601输出模拟信号，通过一个RC低通滤波器进行抗混叠滤波，得到最高频率为200KHz以内的信号。具体要求如下： | ||
| * 输入：5个按键，用于控制输出信号的波形以及频率选择 | * 输入：5个按键，用于控制输出信号的波形以及频率选择 | ||
| 行 29: | 行 31: | ||
| {{ :ad5601block.png |}} | {{ :ad5601block.png |}} | ||
| - | <WRAP centeralign>**AD5601的内部功能框图** </WRAP> | + | <WRAP centeralign>**图2 AD5601的内部功能框图** </WRAP> |
| {{ :ad5601timing.png |}} | {{ :ad5601timing.png |}} | ||
| - | <WRAP centeralign> **AD5601数据接口时序**</WRAP> | + | <WRAP centeralign> **图3 AD5601数据接口时序**</WRAP> |
| ===逻辑架构=== | ===逻辑架构=== | ||
| {{ :dds_block.png |DDS的构成框图}} | {{ :dds_block.png |DDS的构成框图}} | ||
| - | <WRAP centeralign> **DDS的构成框图**</WRAP> | + | <WRAP centeralign> **图4 DDS的构成框图**</WRAP> |
| {{ :dds_spectrum.png |通过DDS产生的信号频谱}} | {{ :dds_spectrum.png |通过DDS产生的信号频谱}} | ||
| - | <WRAP centeralign> **通过DDS产生的信号频谱**</WRAP> | + | <WRAP centeralign> **图5 通过DDS产生的信号频谱**</WRAP> |
| {{ :dds_antialias.png |DDS系统中的抗混叠滤波器的使用}} | {{ :dds_antialias.png |DDS系统中的抗混叠滤波器的使用}} | ||
| - | <WRAP centeralign> **DDS系统中的抗混叠滤波器的使用**</WRAP> | + | <WRAP centeralign> **图6 DDS系统中的抗混叠滤波器的使用**</WRAP> |
| **调试过程：**由于这是一个相对复杂的系统，我们采用分段实现的方式进行系统实现和分阶段调试： | **调试过程：**由于这是一个相对复杂的系统，我们采用分段实现的方式进行系统实现和分阶段调试： | ||